(K13) PLL 局発 と実験TRX基板 

UP dated 2020.08.19

●PLL VCO基板と 付属TRX基板で作る 簡易SSB CW TRCV

基板サイズは、100x50mm。
試作機PLLの発振周波数は、18-23MHzで、7MHzバンド(IF:12MHz)用の局発です。 この基板の素子、VCO用FET_J310、PLL TC9256P(上限150MHz)等は、〜150MHzが可能なので、HF帯〜144MHz帯までのリグに適用できます。過去に自作したお手持ちの水晶VXO方式のトランシーバの 局発の換装にも使えます。

 7MHzバンド用以外で製作する場合は、PIC16F819のプログラム変更が必要ですが、asmコードを公開し、変更箇所説明書.xlsをWebにUP(本ページのプログラムソースの項に)していますので、MPLAB(フリーソフト)をDLし、プログラムPLL.asmを変更、カスタマイズができます。

ご希望の方は、(K13)PLL局発 &実験TRX基板のキットとして 頒布◇PICの頒布

PLLがうまく動作すると、実SSB信号を受信して試してみたくなります。 このキット(K13)には、実験用TRX基板 100x50mm(基板のみ)も含みます。 部品は、各自必要な範囲で別途準備されるか、OPTION-12を手配ください。

下の写真には、7MHz SSB_CWトランシーバに組込みの PLL局発基板を示します。 
 試作機例では、アルミL10x90 120mmLを折り曲げて中シャーシとして 下側にこのPLL基板を、上側(この写真では裏側)には、NE602+ NE602 のTRX基板があり、7MHz SSB_CWトランシーバー(4W)が完成しています。

中央下端が東芝PLL IC TC9256P。PLL 制御は、PIC16F819(PLLと名札)。周波数表示は、小型LCD_AQM0802を使っています。

この試作例では
 VCO_(18-23MHz)。
7MHzバンド(および10MHzも可能: UpHet.)
 をカバーしている。

VCOコイル(左上)は、アミドンコアT37-#2にUEWφ0.5を巻いた。
周波数確認後、振動防止目的で 2種混合接着剤で固着させた。

アミドンコアに代え、10Kコイルとしてもよい。 振動に強いか?。



このPLL局発基板と TRX基板で構成した 7MHz SSB_CW 4Wトランシーバーを 手元にあったタカチMB8-6-15にくみ上げた(左写真)。

パネル面は、制約があり、SSB_CW切替の3Pスライド、エンコーダつまみ、その左側には ◇タッチエレキーとその速度用VRを配置。
 新規にケース購入するならば、YM-180が良いか? 基板を二つ 平面配置できる。

エンコーダーは、Push SW付き20クリックの仕様品を ノンクリックに改造し、4倍分解能で、1周20x4x50=4kHz で操作できる。
 Push SWを押すたびに、50Hz→10kHz→Vol →50Hzを循環し、Volモードでは、音量を0〜15で設定できる(OPTIONの 遠隔電子ポテンショ MCP41010を付けた時)




クリック付きエンコーダを ノンクリックに改造。

4箇所の ハの字にひろがった舌を ラジオペンチ、ニッパー刃先、極小ドライバ、カッターナイフ等を駆使して、舌を傷めないように注意しながら、カシメを外す。

舌のカシメが外れたら、後面カバーが外れ、内部の クリック球が飛び出し、これで ノンクリックの改造終了。

あとは、復旧して完了。


この写真は、上面のTRX基板。。

マイクは、ECMを基板直付けし、シャーシ上部の穴に顔を近づけてしゃべる。
 SSBモードを選択しているときは、タッチエレキーのDashパッドが、PTTとなる。

ケース左側面には、50mmスピーカ内蔵、
後面は、バッタもんリニア(250mW⇒4W)、LPFがある。
 バッタもんの由来はあとで説明します。


◇TRX基板の詳細は、(OPTION-12) 実験用TRX基板のページへ


●PLL回路図

PLL 局発基板の回路図は、下図のとおりですが、PLLブロックを下に抜き出します。

PLL IC、TC9256Pの比較周波数Frは、8MHzを800分周し、通常は10kHzステップで、VCO発振周波数は、10kHz刻みとなる。
 このとき、8MHzクロックをVXOにしてやると、固定ステップ10kHz間を連続可変補間することができる。

試作機の例では、8MHzをVXO(7,992.188kHz〜7,987.982 =Δ4.206kHz)とし、これが、VCO周波数19.01MHzでは、2.379倍(=19.01/7.9921)され、Δ10.0kHz可変となる。

 このままで バンド上限の7.200MHzを送受すると、VCO発振19.2MHzでは、2.402倍(=19.20/7.9921)となるので、可変巾は、Δ10.10kHz可変となり、100Hzほどずれが生じるが、誤差内として許容する。

更に50MHzバンドの例で 50.0MHz(Lo=62.0MHz)と 50.5MHz(Lo=62.50MHz)の場合では、500kHz離れた50.5MHzで Δ10.08kHz可変となるが、誤差はわずかで、実用範囲内と思われる。

8MHzVXOは、VXOなので、上限周波数は、公称周波数8MHzより少し低くしなければならないが、
7,992.188kHzというのは、LCD表示の周波数をPICで計算し易いように 8000x(1- 1/(2^10)) としている。


 8MHzVXOは、HC595Nの駆動電圧が5.0Vのときは、制御電圧(0〜255, 0〜5.0V)のうちの 200ステップx50Hz、 すなわち、(0〜199, 0〜3.9V)を使って、所定の可変巾Δ4.206kHzに調整する。

このとき、LM317Lの電圧制御のVR1kΩを調整して、HC595Nの駆動電圧を例えば2.5Vにすると、 この制御電圧は半分になるので、可変巾は、半分のΔ2.103kHzとなる(実際は、変化が非直線なので、若干ずれる)

LM317 VRに抵抗を並列接続することで、VXOコイル、TCは固定のままで、2バンド、二通りのVXO可変巾が得られる。

PICの制御電圧が5.0Vで、HC595の駆動電圧は、1.25〜6.5Vとするのは、 変則的な使い方ですが、HC595のSer、RCKポートへの22kΩ抵抗により、これを可能にしている。
 この抵抗がなければ、HC595のポートが破損する。

●PLL の調整の勘どころ、トラブルシューティング

1) PLLのLPF系統は、左図のとおり。

@ まず2SK246のソース抵抗値を調整する。
1kΩVRは、左へ回し切り、K246のゲートを仮にGNDに接地する。 そしてQ12 2SC1815のコレクタ電圧をDMMテスターで測ると、約7.4Vを示す。。
 1kΩVRを右に回してゆくと、C1815のコレクタ電圧が下がり始めるポイントがあり、初期の7.4Vから 0.1V程度下がった点でVRを固定する。

A LPFの C,R値は、試作機と異なる周波数バンドで設計した場合は、別途KPPL.xlsで計算した最適値に変える。
◇ダウンロード PLL_LPFの時定数xlsファイル



B C1815のコレクタ出口の 1kΩは、制御電圧のLPFを構成している。抵抗値を変えたほうがよい場合もあるので、適宜調整する。

 VCOの制御電圧は、基本的にはDCだが、TC9256Pの比較周波数10kHzが微量にリークして、この制御電圧に重畳される。
このリーク量が多いと、VCOがAM変調されて、目的信号の +/-10kHzの周波数に、両側波帯が現れる。  実際に VCO信号を受信機で確認すると、本信号から -60dBcほど弱いが、+/-10kHzにスプリアスを感じる。
 1kΩを追加すると、このスプリアスは、受信機で確認できないレベルに下がった。


2)VCOの安定化・・トラブルシューティング
 PLLには、不規則に不安定なVCOを安定化させる能力はない、 VCOは、温度ドリフトがあるのはやむを得ないが、それ以外に不安定なVCOを安定化させる能力はない。

本機を製作した際に経験したが、VCOコイル(T37-6, φ0.5UEW)のウレタン被覆は半田で溶けるので、 そのまま基板に通して、それから半田付けしていた。 半田付けすると、ウレタンは溶けて、半田がのる。

基板を組み立て後、実際に動作させると、不規則に100Hz程度のビブラートがあり、SSBをまともに復調できない。

LPFの C,R定数を変えてみても、悪くなることはあっても、良くなることはない。二日ほど悩んでしまった。
C1815のコレクタの縁を切り(1kΩを外して)、定電源装置から、VRの電圧調整供給で周波数を手動で動かして 実際のSSB信号を受信してみた。
電圧に関係なく、ふらふらと不規則に周波数が変動していた。

これはVCOに原因があると判断し、点検、再度の部品半田盛りをした。
 結論を言うと、VCOコイル(φ0.5UEW)の半田付け箇所を30秒以上加熱し、スルーホール内にも半田が満たされるようにしたら、VCOは、 ピタッと安定した。
 想像するに、スルーホール内でウレタン被覆による接触不安定があり、物理的にコイルが微小振動したときに、 発振周波数が不規則に変動していたようだ。
コイルの UEW0.5は、事前に端部を半田メッキして、それから、基板に通して、スルーホール内も満たされるよう十分に半田付けすべき、 というのが教訓。 半田メッキにより線径が太くなった場合は、ヤスリで半田をはがし、基板穴に挿入。

3) 8MHz VXOの 可変巾の調整 ・・簡単です

調整のためにひっくり返しているが、Stepボタンを押しながら、電源供給すると、写真のようなVXO調整モードとなる。

LCDには、19M031.4/000 と表示される。 エンコーダ000の位置で VCO発振周波数を 19.031.4MHzに合わせよ、と。

 エンコーダを回して 199の位置では、19M021.5/199 と表示される。
 VCOに周波数カウンターを接続し、
 ・下の周波数(199)19.021.5_VXOコア と
 ・上の周波数(000)19.031.4_TC5pF
数回往復して、両ポイントを合わせる。

HC595の電圧(LM317L)を調整してもよいが、HC595の電圧は、5.0Vを原則とするのが良い。



4)PLLの電源安定化

トランシーバとして完成し、ダミーをつなぎ、CWを送出してみると、CWモニター音が、チャピルのです。
連続送出短点に合わせて、ピヨピヨとチャピッてしまうのです。
電源は、自作の 12Vx2A電源(7812)。0.8A負荷での電源のレギュレーションを測ってみた。 無負荷時に比べ、電源装置出口端子でΔ50mV、DC Jack(カタログでは接触抵抗30mΩ)部でΔ20mV、電源ケーブル細めのものであるが、Δ30mV。

 合計すると Δ50mV+Δ20mV+Δ30mV =Δ100mV/0.8A時。
  CWフルパワー時は、1.6A程度流れるので、そのときのレギュレーションは、Δ200mV程度であろうか。

この電圧レギュレーションから周波数変動量を推定してみた。
 PLL基板の PLL_Amp_2SC1815には、78L08+2SC1815リップルフィルタを経由して 安定化された7.4Vが供給されている。
78L08のリップル除去率は、悪くても-50dBc/120Hzというのが、カタログ値であるが、 連続送出短点は、5Hz程度のリップルであろうか。すると、3端子レギュレータの除去率は、-30dBc に悪化しそうで、その後のC1815リップルを通しても、-50dBc程度であろうかと思う。

レギュレーションΔ200mV を -50dBc抑制すると、LPF_Amp_2SC1815のコレクタで Δ0.6mVの変動となる。
VCOは、Δ5MHz/Δ6V 程度の感度をもつので、これが、Δ0.6mVの変動に対して、500Hzのチャピリとなる。


この電源電圧変動の対策は、左図のとおり。
LM317Lの リップル・デカップリングの効果は、絶大で、チャピリは収まった。 特に大事なのは、Vadj端子の100μFが必須。

 LM317がない場合は、最低限 PLL基板入口の 20Ω+220μF を、51Ω+470μFとして デカップリングとして、B+に接続したい。
ほぼ実用の範囲内になる。



5)局発の出力レベル




PLL基板の出力は、+0dBm程度で、アクティブDBMの場合は、これで十分ですが、
リグがパッシブDBM(ダイオードDBM)の場合は、それを駆動するのには、出力不足なので、
左写真のような 局発アンプを追加します。 

KITには、小さい基板と 2SC1923Yを入れていますのでそれを使う。

コイルは、近い周波数のFCZコイルを使う。 左の写真は、手持ちの 10Kコイルを FCZ21Mと同じ巻き数 10t:3tで巻きなおしている。

局発周波数が、60MHz以上の場合は、最初から、このようなアンプを前提にしておくほうが良いかもしれない。


● プログラムソース

プログラムソースは、マウス右クリックで「対象をファイルに保存」を選んで、ダウンロード。
PIC16F819用プログラム
 ◇ダウンロード PLL.hex ,PLL.asmのzipファイル


  このプログラムでは、
・stepボタンを押しながら、電源投入すると、VXO可変範囲調整モードとなる。

・通常起動でSTEPボタンを押すとロータリーエンコーダーのSTEPが、50Hz⇒10kHz⇒VOL⇒50Hzと循環する。
・TRX基板に電子ポテンシオ MCP41010を組み込んでいる場合は、VOLで音量調整ができる。0〜15。

・エンコーダ クリック型・・PIC-RB0 OPEN
 エンコーダ ノン-クリック型・・PIC-RB0 GND。4倍分解能となる。

プログラムカスタマイズxlsファイル
XLSの黄色セルに 希望周波数を記入すると、プログラムの中の15か所の数字変更が示されるので、MPLABのテキストエディターで変更し、「保存」→「project →Build all」でHEXファイルが作成される。


ご参考まで、ノンクリック4倍分解能のエンコーダー制御は、左図のとおり。

PICのRB4-7変化割り込みにより、エンコーダA相、あるいは、B相が変化したときに、

その直前のB相、A相の値を上の3,2bitに記録し、
割り込み後のB相、A相の値を下の1,0bitに記録すると、

その4bit数値の全16通りの組み合わせのうち、
4通りは加算、別の4通りは減算、
その他の8通りは、無意味となるので、

その4bit数値により、それぞれ、加算、減算、スキップ処置をして 割り込みから抜ける。



●その他 各部PCB基板の詳細

その他の基板の詳細は、以下のページへ。

このPLL KITに付属している TRX基板の詳細 ◇(OPTION-12) 実験用 TRX基板のページへ

本TRX基板出力250mWを4Wにする ◇(OPTION-12) バッタもんリニアアンプのページへ

コンパクトなタッチエレキー ◇タッチエレキーのページへ


"ひとつ前に戻る"には、ブラウザの「戻る」で戻ってください。

◇ホームページ インデックスへ戻る